1

YunSDR 7系列型号对比

高性能基带和高速率接口

随着通道数量和带宽的增加,海量的基带数据无疑对平台的信号处理能力和内存吞吐率提出了巨大挑战。宽带信号的数字信号处理,需要大量的FPGA逻辑资源配合,YunSDR Y780s采用ZU19EG FPGA,提供了UDC/DDC所需的必要计算资源。

对于大数据交换,板载的片外内存系统吞吐量也十分重要。 YunSDR Y780s提供了三组DDR4内存,其中PL两组,PS一组,每组都是64位宽,运行频率2400MHz,可以满足苛刻的数据吞吐需求。

未来的无线系统需要更强大的计算能力来处理日益复杂的算法,这个时后单一板卡往往不能满足要求,需要将数据传递给更加强大的计算系统,比如FPGA阵列或者计算机集群。高速光纤接口成了高性能SDR系统的标配,光口的数量和速率是数据传输带宽的关键。

YunSDR Y780s采用了2个40G/100G光口和1个1G/10G光口,作为系统对外的数据通道,这也是目前商业SDR产品的顶级配置。通过FPGA加速卡,将40G/100G光口转换成了PCIe3.0接口,并且提供了完善驱动和API接口库,用户可以直接调用接口函数来获取数据, 可以支持40G/100G接口的满速率通信。另外,FPGA加速卡的FPGA采用开放接口,支持用户自己二次开发,实现算法的加速。

系统标准配置为40G的加速卡FX150,如果需要达到通信接口的极限性能,可以选配双100G加速套件FX200。

FX200加速卡采用了Xilinx Kintex UltraScale+系列FPGA KU15P作为加速芯片,16nm工艺的FPGA提供了丰富的信号处理资源。

1

通道数量可级联扩展

YunSDR Y780s提供八路发送和八接收通道,对于更高的通道数,可以利用时钟同步器通过外部参考时钟和PPS时钟,为需要精确时间同步的应用(如大规模 MIMO)同步多个设备。

1

1

1

1

射频关键参数指标

TX

RX

参数

Transmission Power

EVM

Gain Control Range

Gain Step

ACLR 

Spurious

SSB Suppression

DAC Resolution

Sensitivity

EVM

Gain

Gain Control Range

Gain Step

Rx Alias Band Rejection

Noise Figure

IIP3 (@ typ NF)

ADC Resolution

指标

-5~0dBm

<1.5%

41.95dB

0.05dB

< -60dBc

55dBc

55dBc

14bits

-76dBm@20MHz

<1.2%

30dB

30dB

0.5dB

78dB

<15dB

12dBm

16bits

说明

75~6000MHz

Typical:0dBm @20MHz bandwidth

@ 0dBm LTE or 802.11 output

Noise Figure < 15dB

Due to digital filters

Maximum RX gain

1

设备尺寸:48.2cm x 39.4cm x 4.4cm

Y730

宽频段

1MHz~7.125GHz

Y750s

大带宽

1MHz~6GHz

Y780s

75MHz~6GHz

ADRV9026+ZU19EG

FX125(40G)

4 ADCs & 4 DACs

订货型号

产品定位

ADC最高采样率

频段范围

多通道,多资源

Y790

多通道,大带宽

1MHz~6GHz

核心器件

RFSoC

RFSoC

RFSoC

标配加速卡

FX125(40G)

FX200(100G)

FX200(100G)

选配加速卡

FX200(100G)

FX200(100G)

FX800

FX800

通道数量

4 ADCs & 4 DACs

8路Transceiver

8 ADCs & 8 DACs

2.95Gsps

5Gsps

245.76Msps

5Gsps

IQ采样率

500MHz 491.52MHz 480MHz

1000MHz 983.04MHz 960MHz

245.76MHz

1000MHz 983.04MHz 960MHz

40G前传能力(标配)

500MHz 2通道 250MHz 4通道

1000MHz 1通道 500MHz 2通道 250MHz 4通道

245.76MHz 4通道 122.88MHz 8通道

1000MHz 1通道 500MHz 2通道 250MHz 4通道 125MHz 8通道

100G前传能力(选配)

500MHz 4通道

1000MHz 2通道 500MHz 4通道

245.76MHz 8通道

1000MHz 2通道 500MHz 4通道 250MHz 8通道

可编程逻辑资源(LCs)

不开放

930K

1143K

930K

可编程DSP单元数量(DSP Slices)

不开放

4272个

1968个

4272个

PS:64位,4GB;

PL:32位,2GB

DDR4资源

不开放

PS:64位,4GB;PL:64位双通道,4GB x2 ,共8GB

PS:64位,4GB;PL:64位双通道,4GB x2 ,共8GB

高速数据接口

1x 100G QSFP28, 兼容40G模式 1x 10G SFP+,兼容1G以太网

2x 100G QSFP28,兼容40G模式 1x 10G SFP+,兼容1G以太网

2x 100G QSFP28,兼容40G模式 1x 10G SFP+,兼容1G以太网

1x 100G QSFP28, 兼容40G模式 1x 10G SFP+,兼容1G以太网

其他接口

编程接口

USB3.0

USB-JTAG

USB3.0

USB3.0

USB3.0

USB-JTAG

USB-JTAG

USB-JTAG